系统结构：
图 1
图二
图一是师兄论文中晶振校准的系统结构，图二是别人论文的校准结构，主要区别在于以下：
使用的时间测量单元不同，一个是TDC-GP22模块，另一个是TDC-GP1测量单元。使用的分频模块不同，我们使用的是性能更加强大的FPGA，他人则是CPLD器件。3. 我们的论文中无需一个外部的用来进行校准比较的时钟源，他人的论文需要一个类似GPS的标称时钟源来产生1pps信号。
4. 测量的原理不同，师兄的论文是直接测量FPGA分频后信号的时钟周期，进而算出频率来和标称频率进行对比，算出频率差，送入MCU然后使用数据驱动算法得出一个合适的电压来调节压控晶振，然后继续用FPGA进行分频，TDC进行周期和频率的测量，直到输出频率的误差小于0.8HZ。
他人论文中使用的测量原理是：需要用到一个标准时钟源输出的1pps信号，将这个标准信号和CPLD分频压控晶振得到的1pps送入TDC-GP1时间测量单元，分别测量出这两个信号之间的周期时差，送入ARM处理器，根据压控晶振的将这个误差数据转换成压控晶振的压控数据，完成压控晶振频率的微调。
论文中主要的创新点：
1．对VCXO进行校准，直接使用时间测量单元——TDC-GP22芯片，测量待校准VCXO的周期，然后进行校准，整个过程无需使用GPS。
2．本方案可以在室内和室外工作，尤其是相比较于GPSDO而言，可以在室内校准VCXO。
3．本方案设计的系统有着较低的老化率。
4．本系统对环境温度不敏感，因为本系统会针对因环境温度变化而引起的晶振频率漂移随时进行校准。
5．本方案和大多数的校准方案不同，使用的目标晶振是普通的VCXO，其价格低廉，前面的一些方案中，使用了恒温晶振，其价格过高。
6．采用了数据驱动的方法去校准VCXO。
，转换所述一路串行的参考脉冲信号为M路并行参 考脉冲信号
能够达到的新的技术指标：
使用师兄论文中系统进行校准后的VCXO的频率稳定度能达到±20ppb，和校准前的稳定度（±50ppm）相比，稳定度提升了2500倍，校准精度在10^-9量级。
论文的目标将标称频率为40Mhz、稳定度为±50ppm的VCXO的稳定度校准至±20ppb，即输出频率的误差控制在0.8Hz之内。也即，将该VCXO的频率稳定度提升2500倍。。
摘要：
本发明公开了一种基于数据驱动算法的高精度晶振校准方法及系统，所述系统包括FPGA处理器，时间数字测量模块，MCU处理器，DAC模块和外部压控晶振；所述方法包括以下步骤：S1、将压控晶振产生的信号，送给FPGA芯片，进行分频和分路处理；S2、将分频后的信号送给时间数字测量模块进行周期测量；S3、MCU将测量得到的周期转换成频率和标称频进行对比获得频率差值，如果频差小于预设精度则校准结束，否则进入S4；S4、MCU得到频差，利用数据驱动的方法进行校准，得到一个合适的电压值；S5、将电压值输入DAC模块产生模拟电压对压控晶振进行不断校准，直至压控晶振输出的频率与标称频率的误差达到预设精度；本发明能够将晶振的稳定度提升3个数量级，将输出频率的误差控制在0.8Hz之内。
权利要求书：
一种基于数据驱动算法的高精度晶振校准方法，其特征在于，包括步骤：S1、FPGA准确接收晶振输出的时钟信号，并对时钟信号进行分频处理提升信号的精度，进行分路处理得到两路信号一路作为start信号，另一路作为stop信号并输入给时间测量模块；S2、时间测量模块准确接收start和stop信号，并测量出这两路信号的周期并输入给MCU；S3、MCU将所得周期进行处理，得到晶振时钟信号的频率，并将标称频率和计算得到的频率进行比对获取频率差值，如果频率差值小于预定精度，则不进行校准，否则进入S4；S4、MCU将得到的频差作为数据驱动算法的一个参数进行计算，得到一个校准电压；S5、DAC模块得到校准电压值并输出模拟电压对压控晶振进行校准；S6、重复以上步骤，直至S3中压控晶振输出的频率与标称频率的误差达到预设精度。如权利要求1所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S1具体包含：S11、FPGA设置好分频的大小N,接收晶振时钟信号；S12、开始监测压控晶振产生时钟信号的上升沿作为起始信号，FPGA开始持续输出clkout=1信号，直到当计数器在每个时钟信号的上升沿累加的值为N；S13、FPGA开始持续输出clkout=0信号，直到当前计数器在每个时钟信号的上升沿累加的值为N；S14、在分频结束后的信号进行分路操作；S15、将得到的两路相同的N分频时钟信号一路作为start信号，一路作为stop信号输送给时间数字测量模块。如权利要求2所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S2具体包含：S21、时间数字测量单元同时准确接收start信号和stop信号，将start的信号的第一个上升沿作为测量起始标志；S22、时间数字测量单元将stop信号的第二个上升沿作为测量结束标志；S23、时间数字测量单元计算测量起始标志位和测量结束标志位之间的时间间隔；S24、将计算出的时间间隔作为时钟信号分频后的周期传递给MCU。如权利要求3所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S3具体包含：S31、MCU根据时钟信号的周期计算出其频率；S32、与标称频率进行对比得到频差；S33、如果频差小于预设精度则不用进行校准，否则进行S4的校准流程。如权利要求4所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S4具体包含：S41、将S3计算出的频差作为数据驱动算法的的输入，进行迭代计算出一个校准电压输入给DAC模块。如权利要求5所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S5具体包含：S51、DAC模块将得到的校准电压值转换并输出一个模拟电压来校准压控晶振；S52、重复S1，S2，S3直到S3中的频差达到精度完成校准，否则进入S4，S5开始下一轮的校准。如权利要求6所述的基于数据驱动算法的高精度晶振校准方法，其特征在于，所述步骤S6具体包含：S61、重复S1，S2，S3测量被校准的后时钟频率；S62、当S3中测量频差小于预计精度时完成校准，否则进入S4，S5开始下一轮的压控晶振频率的校准。一种基于数据驱动算法的高精度晶振校准系统，用于实现如权利要求1至7任一所述的晶振校准方法，其特征在于，包含：FPGA处理模块、时间数字测量模块，MCU处理模块，DAC处理模块、晶振；所述FPGA处理模块连接晶振输出端，用于将晶振的时钟信号进行分频和分路处理；所述时间数字测量模块连接FPGA模块的输出端，用于测量出时钟信号分频后的周期值；所述MCU处理模块用于连接时间数字测量模块的输出端，用于计算晶振分频后的频率，以及和标称频率之间的频率误差，并将频差作为参数传递给数据驱动算法计算出一个合适的电压值；所述DAC模块连接MCU模块的输出端，用于将MCU输出的电压值生成对应的模拟量电压信号；晶振压控端连接所述DAC模块的输出端，晶振根据根据DAC模块输出的模拟量电压信号进行校准并生成对应的时钟信号。 、、、
具体来讲，就是在温度为T1时，TDC-GP22和MCU测得的VCXO的输出频率为F1，MCU内部计算F1和标称频率f0之间的差值，如果小于目标值，则不用校准。如果大于目标值，则需开展后面的校准过程，即VCXO产生了较大的频率漂移，需要进行校准。经过数据驱动算法的处理后，会找到一个合适的控制电压VCON1，MCU会计算出一个该控制电压所对应的数字量，通过IIC总线将该数字量给DAC(Digital to Analog Converter)，DAC输出模拟电压给VCXO，调整其输出频率。然后TDC-GP22接着测量VCXO分频信号的周期，测得的结果再次送给MCU，MCU再次将其转化为频率值——F2，并和标称频率f0作比较，如果达到预期的频率输出值的话，则校准结束，如果达不到，则接着对VCXO进行校准，循环往复，直到找到一个VCONn，使得输出频率达到预期值。
