逐次逼近型ADC(SRA ADC)的学习1.0

一.逐次逼近型ADC（SAR-successive approximation register）的学习与研究 1.1逐次逼近型ADC的基本电路结构及原理 1）Vin为模拟信号，该模拟信号经过 sample and hold 电路后连接到比较器的正输入端； 2）SAR控制逻辑控制DAC产生参考电压Vref的一定的倍数的电压，输出电压Vdac连接到比较器的负输入端； 3）两输入信号经过比较器比较后输出1或者0； 4）输出的1或者0影响SAR控制逻辑从而影响着DAC的输出电压； 5）当DAC的电压逼近Vin的采样电压后，可以输出数字逻辑电平，从而将模拟信号转换成了数字信号。 6）举例说明：输入信号的采样电压Vs是2.3V，参考电压Vref是5V，三位的SAR ADC； 对于第一次逼近，Vs与1/2Vref进行比较，2.3<2.5所以第一位为0。对于第二次逼近，Vs与1/4Vref进行比较，2.3>1.25所以第二位为1.对于第三次逼近，Vs与1/4Vref+1/8Vref进行比较，2.3>1.875所以第三位为1。最终ADC输出为011。 可以想象ADC控制逻辑的位数越高越准确。 可以写出ADC控制逻辑控制DAC逼近模拟信号的公式 $$Vin=Vref（\frac{1}{2}Dn-1+\frac{1}{4}Dn-2+...+(\frac{1}{2}{)}^{n}D0）$$ 1.2 SAR ADC的几种结构 根据DAC结构的不同，SAR ADC可以分为电阻型、电流型和电荷型等。 1.2.1电阻型SAR ADC 1）电阻分压式DAC网络 n位SAR控制逻辑控制DAC的输出电平，要有2ⁿ种不同的输出电压，此网络利用电阻的分压和开关控制可以输出Vref的2ⁿ种不同电平,与模拟输入的采样信号进行比较。 2）R-2R梯形电阻网络DAC 上图的电阻网络我觉得有点问题，我认为要在最左边再并联一个2R的电阻。 1.2.2电流源型SAR ADC n位SAR控制逻辑控制译码电路从而控制各电流源的通断，可以组合成2ⁿ种状态，经过反比例放大器转换成V_DAC，再与输入电压的采样信号进行比较。 1.2.3电荷型SAR ADC 1)原始电荷型SAR ADC 利用电荷的重分配产生不同的V_DAC对输入电压V_in和一定倍数参考电压进行比较。 分为采样阶段、保持阶段和转换阶段 采样阶段：闭合开关S，使电容的上极板连接V_in；闭合开关S₁、S₂等使得所有电容的下极板连接V_ref。此时所有电容上会收集到电荷 保持阶段：断开开关S，其他不变，此时总的电荷量不变。 转换阶段：第一次转换时，开关S_n-1接地，电荷的分配出现了变化但总电荷的数量不变，可以计算V_DAC的表达式是一个关于V_in和V_ref的式子，当V_in大时，SAR ADC的最高位数字码为1，开关S_n-1继续接地；当V_in小时，SAR ADC的最高位数字码为0，开关S_n-1接到V_ref。接着进行下一次的转换。 2）分段电容结构SAR ADC C_c=(C+…+2^L-1C)//(C+…+2^L-1C) 对该电路进行改进如下图 该电路分为上位段和下位段 假设所有电容的下极板接地，此时S₃开关接V_ref。电荷的变化量相等可以计算出高位段的电容间的权重具有二进制的关系。 分析低位段时，设低位段的电压的变化量为ΔX，可以计算出ΔV，可以得出低位段的电容之间的权重也具有二进制关系。 按照电荷的重分配可以对V_in和V_ref的关系进行比较从而确定SAR ADC的数字码。 还有其他结构的SAR ADC将在后面学习。